1800-2009-IEEEStandardforSystemVerilog--UnifiedHardwareDesign,Specification,andVerificationLanguage(Active) IEEE标准1800-2009,是2009年发布的SystemVerilog语言标准。目前该标准的状态是Active。 Thisstandardrepresentsamergeroftwopreviousstandards:IEEEStd1364™-2005Veriloghardwaredescriptionlanguage