利用verilog 编写FPGA与SD通信程序

这个资源的SPI_salver部分主要来源于博客，我自己修改了一部分。SPI_master部分是我自己写的，同时添加了testbench文件，在vivado平台上仿真通过，K7硬件上也验证成功。

田云老师的书的配套资料，可供在校学生或者工程师，学习研究， 亦可作为工程开发的使用，对于学习通信和信号处理的学生或者工程师有很大的帮助。

该资源文件包含了LabVIEW FPGA图形化IP集成节点USB通信的vi工程和Verilog工程，支持小端格式的USB通信网表文件。

FPGA实现FFT算法的Verilog源程序,FFT算法程序

RS(255,239)编解码 BM迭代算法 verilog 详细解读 该解码算法迭代过程可以改进

Verilog实现可逆计数器，可根据需要调节周期，且该程序已在Basys2开发板上验证成功。

QSPI Flash为W25Q128BV,xilinx系列fpga控制读写操作,里面有数据手册部分内容后面附有verilog程序

FPGA Verilog 串口收发+流水灯程序，能够实现FPGA串口收发、自收自发、收到什么发什么的功能，调试的时候通过电脑端串口助手发送数据，FPGA可以接收并且转发到电脑端。本程序以最简单原始的方

奇数分频FPGA设计.利用主时钟的上升沿和下降沿分别产生6分频的时钟clk_1to3P和clk_1to3N，该时钟占空比为1/3，即高电平1个周期，电平2个周期。再利用两个时钟的高电平交叉部分刚好=1

FPGA 6个数码管计数显示程序，verilog编写。。。。。。。