作者自编代码，测试通过，附英文注释，适合verilogHDL和modelsimm的初学者，如有问题，欢迎留言交流。