fpg _verilog串口发送模块

uart发送模块，比较简单，有需要的朋友可自行下载，有问题可留言交流！

这是verilog的串口，收发功能，代码已经通过测试，适合初学者

Verilog programming specification in FPG

FPGA串口收发字符串之串口发送模块，有需要的同学可以下载！

VHDL语言的串口发送、串口接收模块，可供初学者直接调用，在CPLD上测试成功

FPGA Verilog 串口发送程序，16个clock发送一个bit, 一个起始位,8个数据位,一个校验位,一个停止位

介绍一种通用的分频器，可实现2～256之间的任意奇数、偶数、半整数分频

串口发送模块,波特率115200,verilog编程序

FPGA的学习资料！

串口接收发送的Verilog代码,采用vivado2017.4编写,可以用于学习参考以及开发任务,采用波特率为9600bps