用VerilogHDL设计实现64bit二进制整数乘法器,底层乘法器使用16*16小位宽乘法器来实现,底层乘法器使用FPGA内部IP实现;经过基于modelsim仿真软件对电路进行功能验证,基于Quartus平台对代码进行综合及综合后仿真,电路综合后的工作频率大于100MHz