用verilog编写16位加法器乘法器自动售货机.pdf
包括如下实验的verilog设计报告:实验1十六位超前进位加法器、实验二十六位加减法器、实验三十六位的乘法器、实验四自动售货机设计。有设计思路、程序代码、测试代码和仿真波形结果。
用户评论
推荐下载
-
32位的乘法器
此代码利用移位法实现了乘法器,并且对带时钟的进行了改进,分为同步和异步两种,仿真测试没有漏洞。
29 2019-05-28 -
8位Booth乘法器
Booth乘法器及测试8*8bitbooth乘法器及测试modulemultiplier(prod,busy,mc,mp,clk,start);output[15:0]prod;//shortforp
64 2019-07-07 -
64位booth乘法器
64-bit booth multiplier
39 2019-06-22 -
8位并行乘法器
8位并行乘法器
72 2018-12-31 -
3位乘法器设计
设计一个3位二进制乘法器,运用dimoand2.0软件,用verilog编写源文件,在Lattice xp2系列的器件实现。
37 2019-01-02 -
16位源码乘法器的设计源码
本系统采用verilog硬件开发描述语言,从门级进行搭建十六位原码乘法器,并用modelsim仿真工具对其进行仿真。
14 2020-05-04 -
16位低能耗阵列乘法器
我做的16位的降低精度的乘法器
46 2019-01-20 -
32位超前进位加法器设计verilog
32位超前进位加法器设计verilog 分成几个部分啊
47 2018-12-28 -
常用乘法器的设计Verilog
关于常用的乘法器的设计,书上的例子,很好用
19 2020-09-24 -
基于verilog的mult乘法器
mult乘法器,可用于调制解调中,基于verilog语言编写
55 2019-03-11
暂无评论