Quartus ii与verilog实现8位计数器Modelsim仿真

cuiplay 26 0 RAR 2020-06-10 17:06:46

Quartusii13.0与Verilog实现8位计数器，Modelsim仿真，有testbench。

文件列表

Quartus ii与verilog实现8位计数器，Modelsim仿真 (预估有个131文件)

count.qpf 1KB

count.qsf 3KB

count.qws 810B

count.routing.rdb 3KB

count.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd 723KB

count.map_bb.logdb 4B

count.map.ammdb 123B

count.map.cdb 3KB

count.vpr.ammdb 373B

count.cmp_merge.kpt 208B

count.eda.qmsg 2KB

count.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd 729KB

count.rtlv_sg_swap.cdb 181B

count.pre_map.hdb 9KB

count.asm.rdb 1KB

count.tiscmp.slow_1200mv_85c.ddb 114KB

count.sgate_sm.rvd 218B

count.map.qmsg 4KB

count.lpc.rdb 399B

count.sgdiff.hdb 9KB

count.sgate.rvd 1KB

count.syn_hier_info 0B

count.sld_design_entry_dsc.sci 202B

logic_util_heursitic.dat 2KB

count.map.hdb 9KB

count.cbx.xml 87B

count.ipinfo 163B

count.lpc.html 372B

count.hier_info 988B

count.root_partition.map.reg_db.cdb 196B

count.map.bpm 572B

count.tiscmp.slow_1200mv_0c.ddb 114KB

count.rtlv.hdb 9KB

count.smart_action.txt 8B

count.db_info 140B

count.lpc.txt 1KB

count.hif 418B

count.(0).cnf.hdb 787B

count.sta.qmsg 16KB

count.asm.qmsg 2KB

count.sld_design_entry.sci 202B

count.map_bb.cdb 2KB

count.cmp.hdb 10KB

count.map.rdb 1KB

count.map.kpt 478B

count.map.logdb 4B

count.tiscmp.fast_1200mv_0c.ddb 113KB

prev_cmp_count.qmsg 61KB

count.cmp.kpt 203B

count.sgdiff.cdb 3KB

count.sta.rdb 16KB

count.sta_cmp.8_slow_1200mv_85c.tdb 4KB

count.cmp.logdb 11KB

count.rpp.qmsg 2KB

count.cmp.rdb 18KB

count.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd 728KB

count.cmp.idb 2KB

count.cmp.bpm 604B

count.asm_labs.ddb 7KB

count.cmp.cdb 6KB

count.rtlv_sg.cdb 1KB

count.(0).cnf.cdb 1KB

count.pti_db_list.ddb 177B

count.map_bb.hdb 8KB

count.fit.qmsg 29KB

count.tiscmp.fastest_slow_1200mv_0c.ddb 109KB

count.tiscmp.fastest_slow_1200mv_85c.ddb 109KB

count.tis_db_list.ddb 235B

count.root_partition.map.hbdb.cdb 1KB

count.root_partition.map.kpt 479B

count.root_partition.cmp.cdb 4KB

count.root_partition.map.hdb 9KB

count.root_partition.cmp.ammdb 352B

count.root_partition.cmp.rcfdb 2KB

count.root_partition.map.hbdb.hb_info 46B

count.db_info 140B

count.root_partition.cmp.dfp 33B

count.root_partition.map.hbdb.sig 32B

count.root_partition.map.hbdb.hdb 9KB

count.root_partition.map.cdb 3KB

count.root_partition.cmp.hdb 10KB

count.root_partition.cmp.kpt 205B

count.root_partition.cmp.logdb 4B

count.root_partition.map.dpi 662B

README 653B

count.v 279B

count.sft 335B

msim_transcript 2KB

_primary.dbs 413B

verilog.psm 3KB

verilog.prw 185B

_primary.vhd 234B

_primary.dat 332B

_info 1KB

_primary.dbs 635B

verilog.psm 5KB

verilog.prw 402B

_primary.vhd 76B

_primary.dat 512B

_vmake 26B

count_min_1200mv_0c_fast.vo 16KB

count_8_1200mv_0c_slow.vo 16KB

vsim.wlf 144KB

count_8_1200mv_0c_v_slow.sdo 11KB

count_modelsim.xrf 2KB

modelsim.ini 11KB

count_run_msim_rtl_verilog.do.bak 579B

count.vo 16KB

count_run_msim_rtl_verilog.do.bak1 579B

count.vt.bak 3KB

count.vt 878B

count_8_1200mv_85c_slow.vo 16KB

count_v.sdo 11KB

count_min_1200mv_0c_v_fast.sdo 11KB

count_8_1200mv_85c_v_slow.sdo 11KB

count_run_msim_rtl_verilog.do 574B

count.sta.rpt 117KB

count.sof 350KB

count.pin 32KB

count.map.summary 460B

count.fit.rpt 131KB

count.done 26B

count.sta.summary 944B

count.eda.rpt 2KB

count.jdi 223B

count.asm.rpt 7KB

count.flow.rpt 8KB

count.map.rpt 20KB

count.fit.smsg 703B

count.fit.summary 602B

count_nativelink_simulation.rpt 967B

用户评论

暂无评论

verilog实现的LCD1602显示的分频计数器

verilog 实现的，LCD1602显示的分频计数器内部采用的是自上而下的设计模式，有疑问可以给我发邮件， 350064770@qq.com

25 2018-12-31
Quartus_II_时序仿真

Quartus_II_ timing simulation

25 2019-06-23
数字系统设计_Quartus_II的Verilog_HDL建模与仿真PPt

数字系统设计_Quartus_II的Verilog_HDL建模与仿真 PPt 详细讲述了Quartus_II的使用,一步步讲解,适合初学者,高手勿下

4 2021-04-19
计数器能实现加减

计数器能实现加减源代码 keil 电子文档的下载

55 2019-03-07
FPGA实现秒表计数器

FPGA秒表计数器，给初学者一个例子，帮助初学者容易入门

26 2019-07-15
VHDL语言计数器实现

已验证的，很好用，具体通过状态机实现技术功能，目前是模4的计数器

28 2019-05-13
计数器的SOPC实现

基于NOIS II的计数器设计，使用SOPC设计并可以在硬件上使用数码管显示。

28 2018-12-20
vuex实现简易计数器

主要为大家详细介绍了vuex实现一个简易计数器,具有一定的参考价值,感兴趣的小伙伴们可以参考一下

10 2020-09-14
stateflow实现的计数器

stateflow实现的计数器，与matlab自带的实例有些区别

14 2020-05-01
Asp计数器代码实现

ASP连接数据库,通过访问页面触发代码修改数据库数据而达到统计网页访问量。

7 2020-11-28

Quartus ii与verilog实现8位计数器Modelsim仿真

文件列表

用户评论

推荐下载