位平面编码（BPC）是JPEG2000编码器中EBCOT的重要组成部分。为了解决BPC实现的低效问题，提出了一种改进的并行硬件结构来实现字级位平面编码算法。对编码通道预测和上下文形成的流水线并行处理技术进行了研究，实现了在一个时钟周期内对一个条带列的所有位样本并行编码。当样本系数被顺次编码时，包含在每个位平面中的三个通道编码在一次扫描中完成。该系统结构已经通过ModelSim实现和TSMC综合。结果表明，该结构可以有效减少硬件成本，并提供高速的数据处理能力，适合实时图像和视频的应用。