论文研究基于四叉树的高速乘法器算法研究.pdf
提出了一种基于四叉树结构的高速乘法器自动综合优化算法以提升乘法器运算速度。首先对延时较大的高位积采用四叉树递归直接构建,取代传统部分积进位链,缩短关键路径时延,进而进行分支折合和合并,相邻乘法结果共享部分四叉树,降低硬件开销。算法同时支持不同面积约束下的自动综合。依此算法的乘法器相比基于Booth算法和Wallace树的乘法器速度提高了10%。
用户评论
推荐下载
-
8位乘法器的设计
设计并调试好一个8位乘法器,并用MAX+plus II实验开发系统进行系统仿真。这里的设计思路是由8位加法器构成的以时序逻辑方式设计的8位乘法器。
32 2019-02-18 -
4位乘法器的设计
4位二进制乘法器电路
35 2019-07-29 -
erilog语言编写的乘法器
Multiplier written in erilog language
12 2019-06-25 -
16位乘法器的编写
4*416位无符号位的乘法器,编写逻辑是按照算数运算来执行的分为4行分别计算,然后移位相加,得出结果
22 2019-07-07 -
verilog的布斯乘法器
verilog的布斯乘法器daimaentitybooth16isport(rst:instd_logic;--activehigh;toresetthesystemclk:instd_logic;g
51 2019-06-05 -
常用乘法器的设计Verilog
关于常用的乘法器的设计,书上的例子,很好用
19 2020-09-24 -
用vhdl写的乘法器
可以改变参数来控制输入数据的宽度。…………
12 2020-05-25 -
EDA_乘法器的设计
请百分百放心,正确运行出来了才敢往这上面传
36 2019-01-11 -
乘法器的verilogHDL设计汇总
从做实验遇到Wallace树乘法器开始,对乘法器的理解受到了阻碍,于是接下来的一个星期,专门研究汇总乘法器的verilog HDL设计,最终算是大概完成。这里给出了7种乘法器的设计。希望遇到问题而无助
38 2019-01-22 -
RFID技术中的Wallace树型乘法器的设计
引言 在微处理器芯片中,乘法器是进行数字信号处理的核心,同时也是微处理器中进行数据处理的关键部件。乘法器完成一次操作的周期基本上决定了微处理器的主频。乘法器的速度和面积优化对于整个CPU的性能来说
15 2020-11-20
暂无评论