推荐下载
-
FPGA Verilog四人抢答器
1.设计用于竞赛抢答的四人抢答器。(1)有多路抢答,抢答台数为4;(2)抢答开始后20秒倒计时,20秒倒计时后无人抢答显示超时,发出报警信号;(3)能显示超前抢答台号并显示犯规警报。2.系统复位后进入
34 2019-05-01 -
51四人抢答器protues
超强大的51四人抢答器 protues仿真
9 2020-08-05 -
vhdl cpld的四人抢答器
自己做的,很适用,很好理解,很值得下载,很值得收藏和学习。
10 2020-09-27 -
基于EDA的四人抢答器
四人抢答器,用VHDL语言编写,在试验台上进行硬件测试,用QutersⅡ操作
18 2020-01-31 -
VHDL写的四人抢答器
用VHDL语言写的四人抢答器在Quartus 上的仿真
5 2021-04-23 -
数电课程设计智力抢答器
数字电子技术课程设计,智力抢答器,标准文档
19 2019-05-31 -
数电课程设计智力抢答器课程设计
这次设计的智力竞赛抢答器,主要是由三个部分构成:一个是由几个D触发器的构成的用于抢答的部分,一个是由几个JK触发器和74LS4511构成用于倒计时,另外一部分则是由两个74190构成的一个可逆计数器,
12 2020-07-24 -
基于51的简单的四人抢答器报告
该实验实现了简单的抢答功能,报告解释较详细,功能基本实现,还有很大的改善空间!
9 2020-08-21 -
可满足8个组同时参加竞赛的智力竞赛抢答器设计
可满足8个组,同时参加竞赛。抢答器复位后,数码显示为0,在竞赛主持人出完题并示意抢答开始后,每个组都可以通过各自的按钮开关发出抢答信号,抢答器一旦接收到某组最先发出的信号后,立即让数码管显出该组的组号
26 2020-05-14 -
单片机的四人抢答器设计
设计制作一个抢答器。抢答人数为4组,即有4个抢答键,主持人复位按钮,按复位键时,抢答就绪。每组抢答有指示灯和声音提示。第一个信号传入后,其他组信号则无效
11 2019-07-13
用户评论