暂无评论
设计总体分为两部分，一部分为8位二进制数的输入和储存电路，另一部分则为8位二进制的计算和输出的电路。模块大致由加数的输入，加法运算和运算结果的显示组成，其中两个8位二进制的数据从存储器传向运算器时，它
四位全加器是硬件的设计的实现 文件格式是PDF的
四位脉动进位全加器（5.9）
verilog代码,非常简单;VHDL代码,相比繁琐很多,尤其是测试代码。
一个八位全加器可以有7个1位全加器和1个半加器构成，加法器间的进位可以串行的方式实现，即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输出信号cin相连。而一个1位全加器可由半加器来完成。
文件为jedschsyn格式使用的系统为白中英教材的配套系统
vhdl实现的8位全加器（循环/不循环）vhdl做的一个小玩意
用VHDL编的简易CPU，可完成加减乘法移位等功能。里面有一个8位和一个16位的CPU设计方案。并且有完整的设计文档，特别适合学生的设计使用
可以实现两个四位数相加的电路
适合初学者学习,综合了框架构建、视窗联动、常用的arcgis控件等等
暂无评论