同步十进制加法计数器(JK).ms7

proteus7.8实现的模为12的同步计数器，可以同时实现顺序和逆序两种功能。

EDA可编程逻辑计数器设计程序

基于74ls161的100进制计数器及基于NE555的多谐振荡电路（脉冲信号发生器），MultiSim 14仿真，99->0时会有暂态9A出现，但不影响结果

24和60进制计数器.ms14

设计6位十进制计数显示器电路，要认真并准确地理解有关要求，独立完成系统设计，要求所设计的电路具有以下功能：（1）能够实现0-999999的计数并显示；（2）具备计数数据的锁存功能；（3）采用数码管显示

win7平台下实现的mfc简易加法计数器，利用c语言，涉及界面制作。

课程设计：六十进制计数器的设计 实验目的 1．进一步掌握VHDL语言中元件例化语句的使用 2．通过本实验，巩固利用VHDL语言进行EDA设计的流程

用汇编实现十进制加法运算，从键盘输入两个一位十进制数相加并输出结果。

给各位同学应急用。

二进制加法计数器原理、实验内容 测试方法