基于FPGA的全数字锁相环设计

jiajinning 22 0 PDF 2020-07-16 18:07:40

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细叙述了其工作和设计思想，必用可编程逻辑器件fpga于以实现。

推荐下载

附件是数字PLL的MATLAB仿真源码,可以仿真BPSK、QPSK的DPLL

The principle and application of digital phase-locked loop

通信系统数字锁相环的参数化设置一直是比较困难的事,利用数字环路和模拟环路实现参数化设置

原版代码,可以运行。供做DPLL研究开发的朋友们参考借鉴。

数字锁相环verilog源程序,GOODLUCK

介绍数字锁相环原理,并给出相应的MATLAB代码,通俗易懂。

基于FPGA的数字锁相环源代码文件,已验证成功。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点,还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点,此外还具有对离散样

基于matlab的锁相环程序及仿真,通过锁相环的仿真能更好的帮助人们理解锁相环的原理,从而进一步的对锁相环的优化产生兴趣

介绍了基于systemview的锁相环仿真发方法给出了仿真图及仿真结果特上传于大家分享

在multisim中未集成pll的仿真模块,本文提供了在multisim中模拟pll的方法

用户评论

请输入评论内容

评分：

卡了网匿名网友 2020-07-16 18:07:41

看来一下，程序跟我找到的原理类似，感觉还行