用VHDL语言编写的数字钟

这是用verilog语言实现的数字钟，以FPGA为应用平台，实现了精确计时，以及电台报时和闹钟等功能

很不错的的数字钟代码，非常好哦，热烈欢迎来下载，快点来吧

eda方面的数字钟制作

数字电子钟由基准频率源、分频器、计数器、译码显示驱动器、数字显示器和校准电路等六部分组成

Routines written in VHDL

/********************************************************************* ** 功能 :运行RTC进行计时,将时间值通过串口向上位机

在系统编程(ISP)器件是在20世纪90年代出现的最先进的可编程器件,它无须编程,可通过PC机经下载电缆直接对安装在用户目标版上的ISP器件重复编程,实现系统重构,它给电子产品的设计和产生带来了革命性

用QUARTUS6.0做的一个数字钟，能在DE2版上运行，基本能实现时钟，计时，整点报时及校时功能，很粗糙，但基本功能都还行

用FPGA控制的多功能数字钟 可以共有兴趣的人下载哦~

LED digital clock with rotating clock