半双工Verilog