基于Verilog设计的异步FIFO,有效防止速率不匹配造成的数据丢失,文件中包含源码以及testbench,且有注释,可读性强