MIPS CPU设计实验，可以将三级时序，硬布线，微程序，中断等相关概念全部融合在一起，不需要大家画数据通路，只需要专注控制器的设计，适合组成原理课程开展CPU单元实验。