本课程设计关于十六位全加器,采用Max-plusII设计逻辑电路并且进行仿真。该课程设计压缩包里面除了拥有课程设计的所有报告文件外,还拥有由Max-plusII设计的各个部件的pdf。
.rar
(预估有个14文件)
十六位全加器课程设计
十六位全加器报告
谢军的设计正文.doc
168KB
谢军课程设计任务书.doc
33KB
封面.doc
298KB
摘要.doc
24KB
目录.doc
28KB
成绩评定.doc
36KB
Max-Plus做的gdf
4bit.gdf
7KB
b.gdf
1KB
2c.gdf
2KB
4c.gdf
4KB
1c.gdf
1KB
a.gdf
1KB
16bit.gdf
7KB
3c.gdf
3KB
暂无评论