这里简单的描述了verilog中双向口inout的使用以及仿真