Verilog inout 双向口使用和仿真,增加对CPLD的双向IO口的应用理解,结合电路实际原理来合理地编写和测试双向口的代码