随着FPGA 器件体积和复杂性的不断增加，设计工程师越来越需要有效的验证方法。 时序仿真可以是一种能发现最多问题的验证方法，但对许多设计来说，它常常是最困难和费 时的方法之一。过去，采用标准台式计算机的时序仿真是以小时或分钟计算的，但现在对某 些项目来说，在要求采用高性能64 位服务器的情况下，其测试时间却要几天甚至几周。这 样，这种方法首先消弭了采用FPGA 带来的上市时间和实施成本方面的好处。