A Survey of FPGA Based LDPC Decoders

The integration of Field-Programmable Gate Arrays (FPGAs) in deep learning inference accelerators re

The previous studies of real-time imaging process using directly delay calculation design on FPGA, b

Anti-interference ability is an important index to evaluate the physical fitness of communication sy

800Mbps准循环LDPC码编码器的FPGA实现

非常透彻的解释了LDPC编码原理和如何在FPGA下

基于泰勒级数近似的LDPC译码算法研究及FPGA实现

本文提出了一种适用于准循环低密度校验码的低复杂度的高并行度译码器架构。通常准循环低密度校验码不适于设计有效的高并行度高吞吐茸译码器。我们通过利用准循环低密度校验码的奇偶校验矩阵的结构特点，将其转化为块

针对部分并行结构的准循环低密度校验(QC-LDPC)码译码器,提出了一种将译码准码字存储在信道信息和外信息存储块中的高效存储方法,该方法不需要额外的存储块来存储译码准码字,能够减少译码器实验所需的存储

ldpc码译码算法研究的代码，用matlab语言编写的，希望对你有用

代码详细，步骤清晰，想学习LDPC的可以参考。