本文件给出了常用的Verilog经典设计实例，如最为典型的加法器，各种类型触发器，各种模数的不同计数器等等，此外还含有一些较为复杂的电路设计，对于初学Verilog的人而言具有很大帮助。