论文研究 基于神经网络的线性相位FIR滤波器设计.pdf

研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案;讨论了窗函数的选择、滤波器的结构以及系数量化问题;阐述了FIR滤波器的FPGA实现,各模块的设计以及如何优化硬件资源,提高运行速度等问题。

本文介绍一种基于SoPC的FIR滤波器设计方案,设计流程如图l所示。该设计方法程序简单,调试方便,得到的FIR滤波器精确度高。

本文从资源占用的角度分析了基于 FPGA 的多种 FIR 滤波器的设计,主要讨论了不同应用背景下滤波器的资源占用情况,文章同时对滤波器输入数据速率和处理时钟速率之间的关系做了详细的探讨,提出了 MAC

1 FIR滤波器的结构特点 2 FPGA概述及特点 3 查找表结构的FIR算法 4 设计思路及步骤 5 仿真验证

使用SIMLINK中的DSP_Builder 11.0库，建立一个64阶FIR滤波器，使用官方IP核，已成功在EP4CE15上验证

主要是基于matlab和DSP的FIR的实现内容，有需要的可以参考一下。有程序和具体操作

基于matlab和fpga的FIR滤波器设计

Design and Implementation of FIR Filter Based on DSP

Verilog HDL based FIR filter design - code

数字滤波器可分为IIR和FIR两类，本论文主要研究了基于FPGA和matlab的FIR数字滤波器的理论和算法的实现。