4.8 clock.zip
verilog 多功能数字钟 fgpa开发 可以实现复位 显示时分秒 具有定点闹钟 整点报时当计时到 0 分 0 秒时开始报时,报时持续 20 秒种,报时方式 为每响 0.3 秒停 0.2 秒,连续响 3 次后停 1 秒增加闹钟功能,即具有闹钟设置和闹钟报时功能。闹钟可设置时、分。利用 2 个拨 动开关可以设置闹钟时间。其中 1 号开关用来依次选择时、分中的某一个,例如拨 动一次 1 号开关,选择分,再拨动一次,则选择
文件列表
4.8 clock.zip
(预估有个128文件)
Buzzer_module.v.bak
1KB
clock.(3).cnf.cdb
5KB
clock.sgdiff.cdb
17KB
clock.map.ammdb
138B
clock.(2).cnf.cdb
7KB
clock.(1).cnf.cdb
11KB
clock.rtlv_sg.cdb
19KB
clock.vpr.ammdb
522B
clock.cmp.cdb
53KB
clock.map.cdb
16KB
暂无评论