多端口SDRAM控制器RTL级(verilog)代码，采用异步时钟，适用于各种SDRAM芯片，可以根据实际需求以及sdram带宽进行多端口的添加来实现多个模块间的数据交互。