全扫描结构在MCU设计中的应用，刘文峰，，本文通过在8bit RISC MCU中用SYNOPSYS公司的DFT COMPILER进行扫描设计实际工程实践基础上，总结出了在复杂芯片中进行扫描链插入时所遇到的具山国武技论文在线http:/www.paper:.edu.cnscan inscan out扫描寄存器控可测组合逻辑黑匣子可控可测组合逻辑扫描寄存b加入 test wrapper,阴影逻辑消失图2加入 test wrapper对阴影逻辑的影响以设计中的作为文件寄存器的SRAM模块为例,该模块的引脚有clk,lata in7:0, rd addr5:0], wr addr5:0 wren,以及 data out[7:0。其中,clk为时钟端,wren为写使能,当wren为1时sram为写入模式时, data in[7:0为数据输入, wr addr5:0为写入地址。在默认情况下, DFT COMPILER中 shadow LogicDFT功能是是默认关闭的,所以在使用 wrapper插入之前要先打开此项功能:dc shell> set dn conliguralion-order wrapper另外在使用 wrapper必须指明要插入测试点的端口。以在MCU中作为文件寄存器的SRAM模块为例,该模块引脚有clk, data in[7:0], rd addr[5:0], wr addr[5:0],wren以及 data out[7:0]clk为时钟, data in[7:0]为数据输入端,在写使能wren有效(为1)时,端口为输入状态,平时为高阻。 data out为数据输出端口,一直处于输出状态。script如下dc shell>set port configuration-cell SRAM-port data out-clock clk -read wren,. 0(如果在输出状态在不使能时为三态的条件下,以上语句将改为dc shell>set port confiuration-celI SRAM-port data out-tristate -clock clk -read wren, 0)dc shell>set port configuration-cell SRAM-port data in-clock clk-writeiwren, 1,dc shell>set port configuration-cell SRAM- port wr addr-clock clk-write(wren, 1)dc shell>sct port configuration -ccll SRAM-port rd addr-clock clk-writc wren, 0fdc shell> set wrapper element SRAM-type shadow米米米米*米 Test point p| an Report米求*米米米米米米Total number of test points 29dumber of Aut of ix test points: 0umber of Wrapper test po ints: 29Number of test modeslumber of test point enableslumber ot dataof data sinks末米米米末米末末末末末末米米米米末末末末末米末米末米米来米末末末木末末米末末末末末图3dft运行果由图3可以看出, DFT COMPILER为SRAM周围增加了29个触发器。印国利技论文在线http:/www.paper.eau.cn3.3 LATCH的处理在扫措插入时对 LATCH的处理是将其设为透明工作模式,即将锁存器的控制端口设为固定值,使得锁存器仅仅相当于一个门逻辑dc shell> set scan transparent (cell list true根据原理可知,锁冇器设为透明模式,虽然可以将其对其它逻辑的影响将为最低,但是由于其本身的缺陷在测试过程中就无法被检测出,从而降低了覆盖率。3.4门控时钟的处理在8 bit Risc mcu设计中,用到的是两级流水线,通过将初始时钟进行4相分频实现这样就出现了时钟分频问题,如图4a所示,当触发器被扌描单元替换后,将岀现数据串行载入和输出时速度变为原来的四分之一,而且四条支路因为相位不同,将出现测试向量载入和响应输出的不同步,使得扫描结构难以控制FO>F1四相分频QCLK其a处理前test se四相分频FCLK支路b处理后图4门控时钟问题的处理对于门控时钟问题的解决办法就是在每一条支路上设置一个MUX电路,当处于扫描状态时 test se为1,实现扫描单元的时钟同步。其佘各攴路均使用相同的结构,从而使得支路的扫描单元均可在相同时钟下进行扫描移位,如图4b3.5三态总线争用4山国武技论文在线http://www.paper.edu.cnMCU中用到8bt位宽的数据总线,为数众多的特殊功能寄存器,SRAM,ALU均通过数据总线相连。在扫描因为过稈中,由于扫描数据的不可预测性,将会出现总线争用的情况,如图5:DSFODATAOenBDSISEDATAIdata busENB图5:总线争用问题对于此问题 DET COMPILER可以自动增加控制逻辑使得与输出一态引脚相连的三态门只有一个可以将数据送出,其他三态门均处于高阳状态。因此,可以避免测试过程中由于总线争用损坏器件,但是这样潜在的问题在于一些数据因为三态门被关闭输出无法被捕获,将带来较大的覆盖率损失与上面的问题相对应,在捕获响应的时候也存在着总线的争用,即在并行取值阶段,多个扫描单元捕获总线的同一数据。这将会导致测试时问的延长,并且不会对覆盖率有贡献。对于以上遇到的问题,我们的办法是通过修改原始设计,通过 test se进行数据通路选择逻辑,避开数据总线,直接将三态的数据输出到扌措单元中,从而避免了总线争用的闩题(图6)。这种方法使得总线争用问题得到了最大程度的解决D总SE FOtest se线ENB0SEDATA图6:总线争用的解决方法3.6双向端口的处理在MCU设计中,端口得到了最大程度的复用,除去VDD和ⅤSS两个端口外,其余12个端口均具有输入输出功能,而其状态由端口控制寄冇器来控制,如果不加处珥,控制寄存印国利技论文在线http:/www.paper.edu.cn器在扫描过程中数据不淅改变,使得端口的数据流向不断改变,导致扫揹无法进行,更为严重的是如果ATE设各在端口加载的激励与此时处于输出状态的双向端口的电平相反,将造成很人的电流从而造成器件的损坏。在 DFT COMPILER中使用下面的指令:dc shell>set scan configuration bidi mode -output/inputDENBSIHUOSEtest se图7:设为输入状态的双向端口指令的原理就是通过增加了逻辑使得双向端口圊定为固定方向。例如图7就是将双向端口设置为输入的示意图,当芯片处」测试模式时, test se-0,输出三态门关闭,从而避免了冲突。然而由于三态门关闭导致部分逻辑输出中断,从而仍然会使覆盖率下降。端冂选取的原则就是将这种影响变得最小3.7多时钟域问题的处理设计中存在两个时钟域,一个是看门狗定时器所使用的时钟,一个是主时钟。在这种情况下,要将两个时钟域中的扫描单元分配到不同的扫措链当中去3.8使用自动修复 AUTOFIX值得注意的是在使用 DFTCOMPILER时其独有的自动修复功能( AUTOFIX)在默认情况下是关闭的。 AUTOFIX可以处理不可控的时钟端和异步复位问题。打开 AUTOFIX的命令如下:dc shelleset dft configuration order autofix4.结束语C2646N。, f abandoned fau|tsN。, f tied fau l千au|tsTota n.∞f3288Fault99.31Na. af test pattTest Generat ion Time (CP) 29.00 sec让tartEnd compact i or图8:t pattern指令运行结果在csmc0.5um工艺库下经过反复试验,全扫描设计最终在较小面积代价(0.1%)下得山国武花论文在线http:/www.paperedu.cn到了99%以上的覆盖率,如图8,这是基于功能测试的测试方法所不能达到的。本文的问题和解决虽然是在具体项目中提出,但是具有普遍的意义。由于扫描设计受电路结构的影响很人,为了提高覆盖率很多时候需要对电路设计本身进行修改,才能得到满意的结果。因此在电路设计初期就应该尽量满足DFT规则,以免不必要的返工。总体来说,仝扫描可测性设计面积代价相对较大,但是在现在制造成本下降,测试成本不断提高的情况以面积换取产品的可靠性的思想将日益成为IC设计的主流。参考文献「1孙艺,汪东旭.MCU可测性设汁的实现「.微处理机,1999.第3期:4^8[2袁春锋,李研.高性能微处坦器的可测性技术[J.高性能计算技术.2005.第6期:1418Application of Full Scan Technology in MCU DesignLIU EnterSchool of microelectronics and Solid-electronics UEST of China. Chengdu 610054abstracThis paper summarizes the universal problems faced in the process of full scan insertion in a 8bit RISCMCU design with SYNOPSYS DFT COMPILER and the solutions were proposedKeywords: design-for-testability, full scan, MCU