零基础学FPGA (二十四)静态时序分析到SDRAM时序收敛

使用Quartusii软件编写的二十四进制计数器，所使用的语言为Verilog.

Twenty-four point program source code (java)

本程序可以找到除了除法运算之外所有可能的24点运算，能够提供人工、自动产生数据两种功能。缺点在于没有纸牌变换

自己写的二十四点游戏，用C++，纯C++,没用到图形界面，自我感觉写的挺全面，比网上我搜到的要好很多的。

MFC 小游戏 二十四点。

寻找四个小于13的数混合运算为24的程序

二十四节气主题壁纸,背景图片来之不易,大家给个辛苦分。

本文介绍了数字集成电路设计中静态时序分析(Static Timing Analysis)和 形式验证(Formal Verification)的一般方法和流程。这两项技术提高了时序分 析和验证的速度,

FPGA静态时序优化方法总结，是在quartus平台上进行的。自己总结的一些小技巧，欢迎大家下载~

Synopsys公司基于PrimeTime工具的静态时序分析培训材料，资料比较老，但STA的基本原理是不变的，适合入门初学者