图像滤波是图像预处理过程中重要的组成部分,而基于FPGA的滤波算法相对软件算法而言具有高度的并行性。能满足实 时图像处理的要求,同时也具有灵活的硬件可编程性;简要说明了中值滤波的原理,介绍并比较了标准
本文要讨论的基于ML(最大似然估计)时频同步算法是vande Beek等人提出来的,这是一个利用CP所携带的信息完成定时同步和载波同步的最大似然估计算法。它利用OFDM系统循环冗佘扩展的循环前缀携带的
摘 要: 通过权衡几种线性插值算法的显示效果和硬件可实现性,选择用双线性插值算法实现视频缩放,并在FPGA平台上以RAM_FIFO架构作为该算法硬件实现的核心思想,设计主要包括数据缓存模块、系数产生模
针对传统中值滤波算法排序量大、速度慢且处理效果模糊的问题,在快速中值滤波算法的基础上,提出了一种加入阈值比较、且具有更高并行流水结构的改进算法,并在现场可编程门阵列(FPGA)硬件平台上实现了该算法。
本系统中主要采用Xilinx的FPGA芯片实现后端数字信号处理。
当设计者试图从算法中获得最佳性能但软件方法已无计可施时,可以尝试通过硬件/软件重新划分来进行加速。FPGA易于实现软件模块和硬件模块的相互交换,且不必改变处理器或进行板级变动。本文阐述如何用FPGA来
针对嵌入式软件无法满足数字图像实时处理速度问题,提出用硬件加速器的思想,通过FPGA实现Sobel边缘检测算法。通过乒乓操作、并行处理数据和流水线设计,大大提高算法的处理速度。采用模块的硬件设计,保证
基于MATLAB和FPGA的DDS,使用VIVADO软件,可以合成任意频率
在FPGA上实现三角函数计算,基于verilog语言,基于cordic算法,可实现16位sin和cos计算输出,计算结果需要16个时钟周期,可实现流水线输出
在介绍基本CORDIC算法原理的基础上,介绍了其改进的并行算法原理。对并行CORDIC算法进行了详细叙述,并且使用Verilog HDL描述了该算法。通过模块复用,并且采用两相门控时钟等方法,节省了F