非常好用的总结,Verilog中-reg和wire-用法和区别以及always和assign的区别