基于状态机和流水线技术的3DES加密算法及其FPGA设计

设计了一种支持IEEE754浮点标准的32位高速流水线结构浮点乘法器。该乘法器采用新型的基4布思算法,改进的4:2压缩结构和部分积求和电路,完成Carry Save形式的部分积压缩,再由Carry L

本设计实现了一个具有标准的32位5级流水线架构的MIPS指令兼容CPU系统。具备常用的五十余条指令，解决了大部分数据相关，结构相关，乘除法的流水化处理等问题

基于mips32的流水线CPU设计,为计算机组成原理课程实验之一;通过学习源码能更好的对CPU架构及其具体实现有更深的了解,有助于课程学习。

本文讨论在基于FPGA的DSP系统设计中采用流水线技术,充分利用硬件内部的并行性,在FPGA有限资源芯片面积上提高单位时间里的数据处理能力即数据吞吐率(throughput),提高系统的工作速度的具体

ARM流水线详解，包含两个文档：ARM流水线关键技术分析与代码优化和ARM流水线阐述。相信看完这两个文档能深入了解ARM流水线的原理。

介绍了操作系统中的流水线技术中的吞吐率和效率的概念

使用3ddes加密方式.将密码混排至密文之后再一次加密的方法.

verilog流水线设计，增加吞吐量，提高时钟频率

使用Verilog实现带有缓存的16位5级流水线CPU设计

cpu设计 胡伟武 流水线设计。