SPI同步总线接口的VHDL实现

zhjzhzhjzh 38 0 VHD 2019-01-01 20:01:43

该程序是一个可完成订制化的SPI双向总线接口,时钟相位、极性,以及分频比全部可通过寄存器进行配置,已经在ISE下通过综合,占用资源少,强烈推荐

用户评论
请输入评论内容
评分:
Generic placeholder image 卡了网匿名网友 2019-01-01 20:01:44

不错,挺好的程序

Generic placeholder image 卡了网匿名网友 2019-01-01 20:01:44

还好,要是是veilog的就好了