暂无评论
VHDL hardware description language [PPT]
IEEEVerilogStandardVerilog硬件描述语言的标准,PDF格式。
EDA参考书,VerilogHDL硬件描述语言CHINA-PUB,很好的资料哦！
Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的 数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之 间。数字系统能够按层次描述，
VHDL的程序结构特点:将一项工程设计或称设计实体可以是一个元件一个电路模块或一个系统分成外部或称可是部分,及端口)和内部或称不可视部分既涉及实体的内部功能和算法完成部分。在对一个设计实体定义了外部界
ABEL硬件描述语言是一种用于数字电路设计的高级硬件描述语言。它提供了一种方便的方式来描述数字电路，通过它可以很容易地描述数字电路的行为和结构。ABEL支持可重用的设计和可读性良好的代码编写，因而备受
VerilogHDL关于硬件描述语言，由于太大压缩文件
Verilog Hardware Discription Language(5th) 硬件描述语言第五版全
硬件描述语言Verilog（第四版）.pdf
Hardware Description Language Verilog (Fourth Edition).rar
暂无评论