openrisc_rtl_verilog_or1200_rel3.zip
本资源是开源软核处理器OR1200的源代码,OR1200是OpenRISC 1000项目的一个主要实现,最初发布于2001年,一直在持续改进,目前的稳定版本是Rel3,采用Verilog HDL编写源代码,OR1200是一个32位的RISC处理器,采用Harvard结构、五级整数流水,并且支持MMU、Cache以及基本的DSP功能。该资源对于SoC及硬件设计人员是个很好的参考。
文件列表
openrisc_rtl_verilog_or1200_rel3.zip
(预估有个159文件)
entries
3B
wc.db
88KB
format
3B
aadaa9936da44e84f069875ccb7e96f27ceeb7bb.svn-base
20KB
0f2f5478efe4c412fedd4f7be644e5b451f99ddc.svn-base
19KB
a8a7182ff057cada7d2e1e07fb32fea6fef00902.svn-base
14KB
0e3719c397670ae8bdfa6b53132dc13a3ec09c5b.svn-base
24KB
30c9a99c2ee0cde33f77463694c4420c73eb12ac.svn-base
30KB
ce891f150e28a62566cc37791aebe2395541f005.svn-base
287KB
92b7349f6fd91065980e68ff56b6aabb2dc75f7d.svn-base
21KB
用户评论