这是一个基于VHDL的8051ip核,本来是很好的资料,但是我学的verilog,没时间翻译