本文提出了一种基于FPGA的通信系统基带验证平台的设计方案。该平台采用两片高性能三百万门级的FPGA器件和高速模数/数模转换器,为通信系统的基带设计提供了一个硬件实现和算法验证平台。