自动变模控制器模块 的Verilog 设计