暂无评论
很多人都知道,抖动(这是时钟边沿不确定性)是不好的现象,其不仅可导致噪声增加,而且还会降低数据转换器的有效位数 (ENOB)。
matlab开发-用xpctarget测量时钟抖动。说明如何使用xpc目标测量PC时钟抖动。
凌力尔特公司 (Linear Technology Corporation) 推出超低抖动 1.8GHz 时钟分配芯片系列 LTC6954,该器件有 3 个独立的输出,每个都有自己的分频器和相位延迟。
1.5GHzSerdes低抖动锁相环的设计,刘姗姗,万培元,设计并实现了一种应用于1.5GHzSerdes高速接口系统的低抖动锁相环。出于应用考虑,本设计的重点是降低抖动,根据锁相环的系统特点、��
本文详细介绍了各类时钟器件的抖动性能,旨在协助电路设计者甄别各类时钟器件的抖动性能规格,同时理解在不同应用条件下的时钟器件抖动规格差异,选择适合系统应用的时钟解决方案。
介绍了时钟抖动和相位噪声之间的换算原理和公式
本文提出了由于电源上的外部电磁干扰而导致的时钟路径抖动的时域模型。 提出了基于模型的编程算法,以数字方式计算抖动值。 晶体管级HSPICE仿真是在各种长度的时钟路径上执行的。 时钟门是SMIC 130
新型的高速ADC都具备高模拟输入带宽(约为采样频率的3到6倍),因此它们可以用于许多欠采样应用中。ADC设计的进展极大地扩展了可用输入范围,这样系统设计人员便可以去掉至少一个中间频率级,从而降低成本和
用于SerDes的低抖动自偏置锁相环
模数转换器即A/D转换器,或简称ADC,通常是指一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。由于数字信号本身不具有实际意义,仅仅表示一个相对大
暂无评论