基于FPGA verilog的 UART环回测试代码
1、基于Intel FPGA,采用状态机编写UART收发模块(带FIFO) 2、代码实现功能:从串口调试助手发送任意长度、格式数据给FPGA,然后FPGA再把接收到的数据回传给串口调试助手。
文件列表
基于FPGA verilog的 UART环回测试代码
(预估有个199文件)
uart_top.v.bak
1KB
uart_rx.v.bak
6KB
gen_clk.v.bak
978B
exchange.v.bak
2KB
uart_tx.v.bak
5KB
uart_tx_tb.v.bak
1KB
uart_rx_tb.v.bak
2KB
uart_top.cmp.bpm
2KB
uart_top.map.cdb
21KB
uart_top.cmp.cdb
64KB
暂无评论