基于quartus II实现的全加器 内含实现全加器的VHDL代码、逻辑图（BDF）以及激励波形文件（VWF）。