暂无评论
针对FPGA编写的Verilog二分频程序，并编写了相应的Testbench,自测成功。波形正确。
实用小数分频器的设计与实现.pdf 这个论文格式范本
相当详细的教程,附有完整源程序,仿真结果。
EDAPLD论文基于CPLD/FPGA的半整数分频器的设计摘要:简要介绍了CPLD/FPGA器件的特点和应用范围,并以分频比为2.5的半整数分频器的设计为例,介绍了在MAX+plusII开发软件下,利
本文介绍了一种基于FPGA的多数值分频器的设计,该分频器可以实现占空比及分频系数可调,其分频数值可以是整数、小数和分数。文章给出了使用Altera公司的CycloneII系列EP2C5Q208C型FP
详细描述了基于FPGA的偶数分频以及奇数分频的各种实现方法，并分别作了比较
分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如Altera的PLL,Xilinx的DLL)来进行时钟的分频、倍频以及相移设计,但是,对于时钟要求不太
很详细的FPGA资料，里头有周立功公司的FPGA培训资料， 对于学习FPGA的初学者，以及具有一定基础的工程人员，相信有很大的价值
看看看看FPGA计数器好的FPGA计数器好的FPGA计数器好的
Design and Implementation of Multiple Frequency Division Based on FPGA
暂无评论