使用Verilog,编写了同步FIFO和异步FIFO,其中异步FIFO可以用来处理跨时钟域问题,文件中包含了Testbench,已在Modelsim中经过仿真