摘 要 随着工艺的的发展,当今的片上系统芯片不仅要求有最小的面积,最优的性能,还要有最低的功耗。低功耗设计首先要求有较低的功耗值,这样设备使用时间更长,还要求有较好的电压降值来保证电路的性能。随着台积电28纳米工艺的成熟,现功耗结构已经发生了变化,这就要求设计者积极应对这些变化,在设计每个阶段注意细节,挖掘并尝试新方法来最大程度降低功耗。随着工艺的发展,芯片面积和线宽越来越小,功耗密度不断增大,给后端物理设计者带来了极大的挑战。