本讲叙述了数字电路和系统的两种不同设计过程,介绍了用可编程逻辑器件实现数字系统的优点,简述了HDL 在逻辑设计中的作用。
设计与验证：Verilog+HDL
这是一个数字秒表的verilog代码可实现开始，暂停，同时计2组时间，清零的功能
自己写的一个数字秒表，已经在实验板上面验证通过 /**********************************************************/ /*MODULE: stopw
IEEE PAR 1364.1 Verilog Synthesis Interoperability Working Group主席Bhasker写的有关Verilog综合语法方面的书，是学习Veri
基于Verilog HDL的数字系统应用设计，西安电子科技大学出版社。非影印版。
《Verilog HDL 数字系统设计及实践 》PPT
VerilogHDL高级数字设计课后答案
东南大学数字系统短学期课程设计，主要熟悉利用硬件描述语言VHDL或VerilogHDL来设计系统。掌握仿真软件的应用。
Verilog HDL 数字设计教程【作者：贺敬凯；出版社：西安电子科技大学出版社】（本资料为ppt） 内容简介：介绍了Verilog HDL语言，状态机设计，仿真，还有好几个可综合设计的举例，
用户评论