VHDL设计报告
用VHDL语言设计ROM。设计报告与代码
用户评论
推荐下载
-
VHDL_FPGA_设计实例
信号电路板电路原理图如图8-3所示。它通过插座W1与主机板联接,通过插座W与压力传感器相联,通过插座W′与流速传感器相联。其中包含压力信号调理电路、流速信号调理电路和模拟电源控制电路。
30 2019-05-16 -
秒表的设计VHDL语言
用VHDL语言实现秒表的设计,自顶向下的思想,有秒、分计数、数码扫描显示输出
24 2019-05-21 -
VHDL编程课程设计
VHDL 编程,VHDL 课程设计。EDA实习的很有帮助
24 2019-04-11 -
交通灯VHDL设计
很好用的交通灯,伴有铃声的程序,实现紧急状况的显示,
27 2019-05-15 -
VHDL设计初步学习ppt
VHDL设计初步,关于vhdl初步的一些语法,和一些例子!
23 2019-05-27 -
基于VHDL的秒表设计
基于VHDL的秒表课程设计EDA课程设计
25 2019-05-28 -
基于VHDL的DDS设计
使用AD9850设计DDS信号发生器,输出正弦波频率1-30Mhz
27 2019-07-14 -
VHDL设计风格和实现
VHDL设计风格和实现,硬件工程师,对开发很有帮助。希望对你有用。
27 2019-07-17 -
VHDL语言设计100例
如题,内有100个VHDL设计实例,都有有源代码
16 2019-07-17 -
VHDL程序设计实例
VHDL程序实例,包括很多基础的例子,可以直接使用
17 2019-07-17
暂无评论