采用赛灵思FPGA 实现可扩展的MIMO预编码内核

kian56638 11 0 PDF 2020-08-19 19:08:36

作为首选的 5G 无线网络基础架构,大规模 MIMO 无线系统现已领跑整个行业。低时延预编码实现方案是充分利用多输入多输出 (MIMO) 方案多传输架构内在优势的关键。

推荐下载

产品分类集成电路(IC)>>嵌入式-FPGA(现场可编程门阵列)标准包装24系列Virtex®-4FXLAB/CLB数10544逻辑元件/单元数94896RAM位总计6930432输入/输

赛灵思XilinxISEDesignSuite10.1RegietrID(注册码)有两个

本资源手册为您提供赛灵思A7系列产品的详细选型信息。包括A7 FPGA的功能特性、性能指标和应用场景等方面的介绍,旨在帮助您更好地选择合适的A7系列产品。本手册主要以A7 FPGA为核心进行内容的编写

赛灵思开发者大会 2017年10月19日会议全部PPT讲义包括嵌入式软件,应用软件,硬件开发三部分。内容,新颖,前瞻,权威,值得参考。

为了进一步减少多用户MIMO(Multiple-Input Multiple-Output)下行传输系统的误码率,提出了正则块对角化迫零矢量预编码设计(RBD-ZF-VP)。该方法利用正则块对角化预编

针对毫米波大规模MIMO系统采用全数字预编码时,系统所需射频链路数量较大而导致实现成本和能耗较高的问题,提出了一种在基站端和用户端分别采用混合预编码和模拟合并的方案。在充分考虑信道特性的基础上,根据收

大规模MIMO具有较高的频谱利用率和能量效率等优点,但大量天线的使用也会带来一些缺点,比如IQ失衡问题等。针对大规模MIMO系统中存在的IQ失衡问题,提出了一种宽线性优化的块对角化预编码算法。通过仿真

本文着重于针对多用户多输入多输出(MU-MIMO)下行链路传输的最大比率传输(MRT)预编码的设计。由于通过奇异值分解(SVD)构造的发射机预编码矩阵被连续计算两次,因此在MUMIMO系统上进行退出

预编码技术对MIMO通信系统中的安全性优化,提高在有监听者的情况下系统的安全信道容量。安全信道容量最大化,同时满足发射机的发射功率约束。利用半正定松弛优化把求解预编码矩阵问题转化为凸优化问题

用户评论

请输入评论内容

评分：

暂无评论