基于FPGA的可调时钟(利用8051内核)

详细介绍了影响FPGA时钟的因素，对时序设计很有帮助。

用FPGA制作的时钟显示，可以计时，方便

对FPGA中的时钟资源，作了详细的介绍，与使用方法。

经过一段时间的学习，自己写的FPGA实现的数字时钟，已经验证过了

fpgafpga时钟模块的实例f

暂无介绍

vhdl的语言描写有助于开发ip核用起来还不错

基于FPGA的可调信号源设计,杨新春,任璐娟,针对航天检测设备中信号源单一、不可调等缺点,提出并实现了一种以FPGA 、高速D/A、继电器AQY210为核心,结构简单,控制灵活,信号��

针对信号发生器对输出频率精度高和幅值可调的要求，采用直接数字频率合成（DDS）技术，提出一种基于FPGA的幅值、频率均可调的、高分辨率、高稳定度的信号发生器设计方案。

介绍了一种基于FPGA的幅度和相位可调信号发生器的设计与实现，给出了系统调制信号的产生和调整原理、波形发生器幅度和相位调整的实现过程。