用verilog hdl代码实现,通过从ram中读取地址数据,再将数据写入ddr3中,再由ddr3读出,再写入ram中,完成反复读写循环。