暂无评论
针对当前 SOC 内部时钟越来越复杂 接口越来越多以及亚稳态 漏信号等常见的各种问题 分析了以往的优化方法的优缺点 然后从电路的角度出发 提出了一种新的 SOC 跨时钟域同步电路设计的方法 这种方法电
关于如何解决SoC设计中的多时钟域的问题的文章
大型设计中FPGA 的多时钟设计策略,多时钟的解决方案
一个VerilogHDL语言实现的MIPS指令系统多周期CPU，内附源代码，设计图及详细设计文档，以及运行结果截图。
摘要:研究可编程系统芯片 (SOPC)设计中常见的多时钟域间的数据传递。分析多时钟域间亚稳态的产生机理 和危害,并讨论消除亚稳态的参数约束和多时钟域数据传递的不同形式。针对常用的同步化策略,提出六种数
综合描述软件测试的体系，各种软件测试技术的概述，测试与开发过程关系等。
这个设计很不错 与大家分享一下 硬件描述语言VHDL的数字时钟设计
时钟系统VERSION 5.00 Begin VB.Form Form1 BorderStyle = 0 'None Caption = "Form1" ClientHeight = 360 Clie
硬件综合设计，有关于 计算机组成原理和单片机，基于开发平台
程序设计方法与技巧课程综合设计大纲及课程设计报告模板
暂无评论