从时钟输入端来改善ADC噪声
用户评论
推荐下载
-
详解如何设置高速ADC的共模输入范围
本文根据一个实用的电路设计阐述了如何设置高速ADC MAX1196的共模输入范围。
5 2020-08-22 -
MT_228高速ADC模拟输入接口考虑.pdf
ADC模拟输入接口方法,注意事项
17 2019-07-10 -
测试高速ADC的模拟输入相位不平衡
使用高速ADC(模数转换器)进行产品开发时,或者评估这些器件以便用于设计时,必须注意ADC的输出谐波。ADC通常使用差分输入,使共模噪声和失真降至最低,但只有在平衡和对称的情况下,这些输入才能发挥最大
13 2022-09-19 -
SAR ADC输入类型间的性能比较I
在选择一个SAR ADC时所考虑的某些关键技术规格包括分辨率、通道数量、采样率、电源范围、功耗、数字接口和时钟速度。但是诸如信噪比 (SNR) 和总谐波失真 (THD) 的噪声和AC参数是怎样的呢?这
12 2020-08-10 -
SAR ADC输入类型间的性能比较II
我们继续讲解与逐次逼近寄存器 (SAR) 数模转换器 (ADC) 输入类型有关的内容。在之前的部分中,我研究了输入注意事项和SAR ADC之间的性能比较。在这篇帖子中,我们将看一看造成SAR ADC内
11 2020-08-10 -
Atmel推出时钟频率高达2GSps的ADC模块
Atmel公司近日发布其高速集成ADC和DMUX的系列器件的第二款产品。新模块采用最新的10位ADC,可提供时钟频率达2Gsps,具有一个嵌入式1:4 LVDS多路信号分离器,直接接口标准FPGA。
17 2020-12-03 -
模拟技术中的高速ADC的低抖动时钟设计
引言 ADC是现代数字解调器和软件无线电接收机中连接模拟信号处理部分和数字信号处理部分的桥梁,其性能在很大程度上决定了接收机的整体性能。在A/D转换过程中引入的噪声来源较多,主要包括热噪声
25 2020-12-13 -
高速ADC时钟芯片选型和jitter计算方法详解
本文详细阐述了在高速ADC应用中的时钟芯片选型策略以及jitter计算的方法。通过深入讨论这些关键领域,有助于工程师和研究人员更好地理解高速ADC系统的性能和可靠性,为他们的项目提供有力支持。
54 2023-10-21 -
尽量减少电池输入电源噪声的电路的权衡
噪声从便携式系统设计的角度分析将帮助您在电源设计中作出适当的权衡。Maxim>AppNotes>BATTERYMANAGEMENTPOWER-SUPPLYCIRCUITSKeywords:
7 2022-09-03 -
时钟抖动和相位噪声对采样系统的影响
随着直接中频采样的更高分辨力数据转换器的上市,系统设计师必须对低抖动时钟电路做出有助于性能与成本折衷的抉择。制造商用来规定时钟抖动的很多传统方法并不适用于数据转换器,或者说,充其量也只能反映问题的一部
13 2020-10-28
暂无评论